PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-074666

(43)Date of publication of application: 27.04.1984


(51)Int.CI.	H01L 27/10
(01)	G11C 11/34
	H01L 29/78
(04) 4 11 11	 /74\\\ " · DIGOLLOGITO

(21)Application number: 57–185160 (71)Applicant: RICOH CO LTD (22)Date of filing: 20.10.1982 (72)Inventor: KYOMASU MIKIO

(54) MEMORY ELEMENT

(57)Abstract:

PURPOSE: To enable to obtain a high operating speed by a method wherein one diffused region of rewritable semiconductor nonvolatile memory elements and the base region of a bi-polar transistor use the same diffused region in common. CONSTITUTION: The rewritable semiconductor memory element 20, the P-N-P transistor TR30, and the rewritable semiconductor memory element 40 are formed on a single P type substrate 1. The drain 4 of this TR20 and the base 7 of the element 30 are superposed each other by using a diffused region in common. The source 10 of the element 40 uses a diffused region in common to the base 7. At the time of readout of this constitution, the impression of a suitable voltage on the control gate 2 of the element 20 brings the element 20 into a conduction state, multiplied emitter current flows to the TR30; a sense circuit of a programmable logic array connected to a terminal 13 detects 1. On the other hand, when the



element 20 is in a programmed state, the emitter current does not flow to the TR30 because of non-conduction of the element 20; therefore the sense circuit detects "0" state.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁 (JP)

卯特許出願公開

砂公開特許公報(A)

昭59—74666

Mint. Cl.³H 01 L 27/10G 11 C 11/34

H 01 L 29/78

識別記号

庁内整理番号 6655-5F 6549-5B

7514-5F

③公開 昭和59年(1984)4月27日

発明の数 1 審査請求 未請求

(全 4 頁)

匈記憶素子

②特 願 昭57—185160

@出

頭 昭57(1982)10月20日

②発 明 者 京增幹雄

東京都大田区中馬込1丁目3番

6号株式会社リコー内

勿出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番

6号

個代 理 人 弁理士 青山葆

外2名

明 知 相

1. 発明の名称

記憶素子

2. 特許請求の範囲

(1) 曹換え可能な半導体不揮発性記憶素子とバイポーラトランジスタが同一差板上に作成され、かつ前配不揮発性記憶素子の一方の拡散領域と前配バイポーラトランジスタのペース領域とが同一拡散領域を共用していることを特徴とする記憶素子。
3. 発明の詳細な説明

技術分野

本発明はFAMOSトランジスタやMNOSトランジスタのような半導体不揮発性記憶素子を用いた記憶素子に関し、特にPLA(プログラマブルロジンクアレイ)で使用するのに適した記憶素子に関する。

従来技術

PLAはプログラム可能なAND、OR、NAND、NORなどの論理アレイを組み合せて、所望の論理回路を構成するものであつて、従来、P

PLA(フィールドPLA)として第1図のよう にダイオードD(又はヒューズやパイポーラトラ ンジスタ)をマトリックス状に接続し、そのダイ オード等を熱破験させることにより、「1"か"0" かの情報を配修させる、所謂破線型のFPLAが 報告されている。しかし、との破験型のFPLA では一度暫込みを行なりと奪換えを行なりことが できない問題がある。

また、書換え可能な半導体不揮発性記憶素子としてはFAMOS(Floating Gate Avalanche Injection MOS)トランジスタやMNOS(Matal Silicon Nitride Oxide Semiconductor)トランジスタなどがある。FAMOSトランジスタは、第2図に示されるように、基板1と選択ゲート2の間の絶録層15中にフローテイングゲート3を埋め込んだ構造を有する。4はドレイン、5はソースである。しかし、FAMOSトランジスタの相互コンダクタンスが低く、ドレインの負荷容量の大き

特開昭59-74666(2)

なPLAを駆動するには動作速度が遅く、マイクロプロセンサの「A 来子として用いられているPLAの用途に適した動作速度を得ることができない問題がある。

目的

本発明は F A M O S トランジスタ等の配像素子の駆動能力の低い問題点を解決し、 P L A 化も使用できるような駆動能力の高い配像素子を提供することを目的とするものである。

構成

以下本発明の実施例について説明する。

第3図は一実施例を示し、単一P型基板1上に FAMO8トランジスタ20、PNPトランジスタ 30、及びプログラム用NMO8トランジスタ40が 作成されている。FAMO8トランジスタ20は第2図と同じ構造であり、多結晶シリコンにてなるコントロールゲート2、このコントロールゲート2と基板1間の絶缘層15中に埋め込まれた多結晶シリコンにてなるフローテイングゲート3、並びに基板1中のNt拡散層であるドレイン4及びソー

本実施例においてFAMOSトランジスタ20に 普込みを行なうには、FAMOSトランジスタ20 のコントロールゲート 2 とNMOSトランジスタ 40のプログラムコントロールゲート8に高電圧を 印加し、NMOSトランジスタ40のドレイン9に 高電圧を印加する。ドレイン9に印加された高電 圧は、NMOSトランジスタ40のチャンネル及び PNPトランジスタ30のペース7を経てFAMO 8トランジスタ20のドレイン4にも印加され、ドレイン4からフローテイングゲート3にホットエ レクトロンが注入されてフローティングゲート3 を 定電し、普込みが行なわれる。

ド A M O S トランジスタ20のコントロールゲート電圧に対するドレイン電流の伝達特性は、第5図に示されるように、書込みが行なわれずフローテイングゲート 3 に電荷のない消去状態では同図(A) であるのに対し、書込みが行なわれてフローテイングゲート 3 に電荷を有するプログラム状態では同図(B)のように関値が増大した状態となる。したがつて、この 2 つの曲線(A) と問の間の電圧をコ

ス5を備えている。PNPトランジスタ30はエミッタ(P拡散層)6、ペース(N拡散層)7及びコレクタ(P基板)1からなるパーテイカル保治を有し、FAMOSトランジスタ20のドレイス7を有し、FAMOSトランジスタ20のベース7とはペース7の一部で拡散領域を共用して重なり合つている。プログラムコントロールゲート8、ドレイン9及びソース10を有し、ソース10はPNPトランジスタ30のペース7の一部でFAMOSトランジスタ20とは反対側の部分で拡散領域を共用してペース7と重なり合つている。

11はNMO8トランジスタ40のドレイン9に高 電圧を印加するプログラム端子、12はプログラム コントロールゲート8に高電圧を印加する端子、 13はPNPトランジスタ30のエミッタをセンス回 路へ接続する端子、14はFAMO8トランジスタ 20のコントロールゲート2に高電圧を印加する端 子である。

第3図の等価回路を第4図に示す。

ントロールゲート 2 に印加すれば、FAMOSトランジスタ20 は消去状態(A) では導通状態であるのに対し、プログラム状態(B) では非導通状態となる。

本実施例の説出し時は、FAMOSトランジスタ20のコントロールゲート 2 化、上述した第 5 図の曲線(A) と(B) の間の電圧を印加すればよい。このとき、FAMOSトランジスタ20 は消過状態をたった。 PNPトランジスタ30のペース電流ががなった。 PNPトランジスタ30のペース電流ががようのドレイン 4 からソース 5 へと流れ、PNPトランジスタ30 には hPE 倍されたエミンタ 6 からペース 7 を経てコレクタ (基本の) トランジスタ30 には hPE 倍されたエミンタ 6 が ステンジスタ 6 からペース 7 を経てコレクタ (基本の) 1 へと流れる。これにより端子13 に接続さる EPLA (エレクトリカルPLA)のセンス回路は "1" (商去状態) を検出する。

また、FAMOSトランジスタ20がプログラム 状態であれば、FAMOSトランジスタ20は非導 通状態であるため、PNPトランジスタ30のペー スは浮いた状態となつてエミンタ電流が流れず、

特間昭59-74666(3)

センス回路は"0"(プログラム状態)を検出する。 ドAMOSトランジスタ20の審込みを消去する には、フローテイングゲート3に紫外線を照射すればよい。フローテイングゲート3に岩積されて いた電荷は紫外線からエネルギーを得て周囲の絶 緑膜中へ飛び出し、プログラム状態から消去状態 へ復帰するので、再度プログラムすることができる。

なお、上記実施例において、書換え可能な半導

特許出願人 株式会社 リコー 代 理 人 弁理士 青山 葆 外2名 体不揮発性記憶数子として、FAMOSトランジスタを用いて説明したが、本発明はこれに限定されるものではなく、MNOSトランジスタなどの他の既知の記憶素子も全く同様にして用いることは言うまでもない。

効果

以上のように、本発明の記憶素子はFAMOSトランジスタなどの智族を可能な半導体不揮発性配憶素子の一方の拡散人間を共用するように同一基板上に作成されているので、FAMOSトランジスタ等の電流量(数+ μ A、例えば60 μ A)をパイポーラトランジスタの電流量(例えば1.2 mA)に置換するととができる。とのように電流量が増大(例えば約20倍)する結果、FAMOSトランジスタ等をPLAに用いた場合には動作速度が、例えば約400 nsであるべきものが20~30 nsになり、実用性を有する書換え可能なPLAを実現するとができる。

4. 図面の簡単左説明

